EP1C6Q240C8N IC FPGA 185 I/O 240QFP

Beskrivelse

Cyclone®-enheter inneholder en todimensjonal rad- og kolonnebasert arkitektur for å implementere tilpasset logikk.Kolonne- og radforbindelser med varierende hastighet gir signalforbindelser mellom LAB-er og innebygde minneblokker.Den logiske matrisen består av LAB-er, med 10 LE-er i hver LAB.En LE er en liten enhet av logikk som gir effektiv implementering av brukerlogikkfunksjoner.LAB-er er gruppert i rader og kolonner på tvers av enheten.Syklonenheter varierer mellom 2.910 og 20.060 LE.M4K RAM-blokker er ekte dual-port minneblokker med 4K bits minne pluss paritet (4608 biter).Disse blokkene gir dedikert ekte dual-port, enkel dual-port eller single-port minne opptil 36-bits bred ved opptil 250 MHz.Disse blokkene er gruppert i kolonner på tvers av enheten mellom visse LAB-er.Cyclone-enheter tilbyr mellom 60 og 288 Kbits innebygd RAM.Hver Cyclone-enhets I/O-pinne mates av et I/O-element (IOE) plassert i endene av LAB-rader og -kolonner rundt enhetens periferi.I/O-pinner støtter ulike single-ended og differensielle I/O-standarder, for eksempel 66- og 33-MHz, 64- og 32-bit PCI-standarden og LVDS I/O-standarden med opptil 640 Mbps.Hver IOE inneholder en toveis I/O-buffer og tre registre for registrering av inngangs-, ut- og utgangsaktiveringssignaler.Dual-purpose DQS-, DQ- og DM-pinner sammen med forsinkelseskjeder (brukes til å fasejustere DDR-signaler) gir grensesnittstøtte med eksterne minneenheter som DDR SDRAM og FCRAM-enheter på opptil 133 MHz (266 Mbps).Syklonenheter gir et globalt klokkenettverk og opptil to PLL-er.Det globale klokkenettverket består av åtte globale klokkelinjer som kjører gjennom hele enheten.Det globale klokkenettverket kan gi klokker for alle ressurser i enheten, for eksempel IOE-er, LE-er og minneblokker.De globale klokkelinjene kan også brukes til styresignaler.Cyclone PLLer gir generell klokkefunksjon med klokkemultiplikasjon og faseforskyvning samt eksterne utganger for høyhastighets differensial I/O-støtte.